Menu
DeutschDeutsch
RFQs / Order.
0RFQs / Order.

Takt/Timing - Taktgeneratoren, PLLs, Frequenzsynth

  • Zuhause
  •  
  • Takt/Timing - Taktgeneratoren, PLLs, Frequenzsynth
ISPPAC-CLK5406D-01SN48C
Lattice Semiconductor Corporation

ISPPAC-CLK5406D-01SN48C

Teilbestand: 14832

PLL: Yes with Bypass, Eingang: HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL, Ausgabe: HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:6,

Wunschzettel
ISPPAC-CLK5406D-01SN48I
Lattice Semiconductor Corporation

ISPPAC-CLK5406D-01SN48I

Teilbestand: 13605

PLL: Yes with Bypass, Eingang: HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL, Ausgabe: HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:6,

Wunschzettel
ISPPAC-CLK5320S-01TN64C
Lattice Semiconductor Corporation

ISPPAC-CLK5320S-01TN64C

Teilbestand: 14512

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:20,

Wunschzettel
ISPPAC-CLK5312S-01TN48I
Lattice Semiconductor Corporation

ISPPAC-CLK5312S-01TN48I

Teilbestand: 14716

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:12,

Wunschzettel
ISPPAC-CLK5316S-01TN64C
Lattice Semiconductor Corporation

ISPPAC-CLK5316S-01TN64C

Teilbestand: 14944

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:16,

Wunschzettel
ISPPAC-CLK5320S-01TN64I
Lattice Semiconductor Corporation

ISPPAC-CLK5320S-01TN64I

Teilbestand: 12208

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:20,

Wunschzettel
ISPPAC-CLK5304S-01TN48I
Lattice Semiconductor Corporation

ISPPAC-CLK5304S-01TN48I

Teilbestand: 16011

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:4,

Wunschzettel
ISPPAC-CLK5308S-01TN48I
Lattice Semiconductor Corporation

ISPPAC-CLK5308S-01TN48I

Teilbestand: 15590

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:8,

Wunschzettel
ISPPAC-CLK5316S-01TN64I
Lattice Semiconductor Corporation

ISPPAC-CLK5316S-01TN64I

Teilbestand: 12486

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:16,

Wunschzettel
ISPPAC-CLK5308S-01TN48C
Lattice Semiconductor Corporation

ISPPAC-CLK5308S-01TN48C

Teilbestand: 16947

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:8,

Wunschzettel
ISPPAC-CLK5312S-01TN48C
Lattice Semiconductor Corporation

ISPPAC-CLK5312S-01TN48C

Teilbestand: 17767

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:12,

Wunschzettel
ISPPAC-CLK5304S-01TN48C
Lattice Semiconductor Corporation

ISPPAC-CLK5304S-01TN48C

Teilbestand: 19259

Art: Clock Generator, Fanout Distribution, Zero Delay Buffer, PLL: Yes with Bypass, Eingang: HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Ausgabe: eHSTL, HSTL, LVCMOS, LVTTL, SSTL, Anzahl der Kreise: 1, Verhältnis - Eingang:Ausgang: 2:4,

Wunschzettel